距离上一次AMD能和Intel正面交锋已经过去了很多年。A饭们无不及其怀念EV6总线开创的K7时代、以及AMD64抢得微软新系统青睐，迫使Intel放弃推动IA64而从A手里取得转向x86-64授权的那段光辉岁月。
然而美好时光总是持续不了太长时间，随着Intel摆脱NetBurst带来的阴影开创Core纪元，A就再没能从I身上占到一分便宜，后来投靠ARM阵营也没有给自己带来好处，同时GPU部门也是颓势越来越明显，致使被NVIDIA按在地上摩擦相当长一段时间。
由此也就有了过去数年里，“幻灯片”厂的谐称——AMD依靠“PPT救国”的方针一直吊着A饭们那颗悬在半空中的心，这也让他们每次面对A的更新换代时，给出的支持言论多半都带着自嘲的性质。
但这一次，AMD好像真的让人看到了咸鱼翻身的希望。在本周进行的Hot Chips 2016芯片技术论坛期间，AMD对自家新微处理器架构Zen的大量细节披露，似有当年英雄回归的迹象。
那么，Zen究竟有了什么进步，能让AMD重新和Intel站在同一个竞技台上？
一剂强心针：微指令缓存
AMD对于下一代微处理器架构设计，选择了完全抛弃现有架构的做法，从一开始就设定好“高性能x86处理器”的目标，重新设计Zen的核心。
上一代架构，即推土机/挖掘机在实践检验里已经暴露出了不少缺陷，选择先破后立而不是查漏补缺，AMD的核心设计工程师们应该有着自己的考量。
从全新的核心架构里，有一处改变值得注意：AMD为Zen加入了微指令缓存。
微指令缓存在一个计算模块里的作用是让微指令更加接近微指令队列，避免核心去下级指令缓存里取指令而浪费额外时间，对提升整个核心的执行效率效果非常明显。
Intel很早就开始自己的CPU核心设计里加入微指令缓存，而且效果好到让他们持续这么干了好几代（考虑到Intel和AMD拉开差距的Conroe或直接得益于此），没道理不相信AMD的效仿会带来比较可观的正面效果，目前围绕在AMD Zen的微指令缓存上的疑问只是它的大小。
如果非要猜测一下，从典型的微指令缓存相对来说都比较小块，以及Intel的微指令缓存支持8路1536 uOps来看，AMD的这片缓冲区参数应该会和Intel持平，因为本来就没什么选择。
有了这个，AMD所宣称的Zen相较上一代核心有着至少40%的每时钟周期指令数（IPC）提升，可信度能增加不少。
当然，只有微指令缓存的加入，而缺乏数值上的提升会让40%显得有些苍白，AMD于是还把Zen的各项指标都放大了一圈：单次微指令调度数从4条增加到6条（而且4条整型和6条浮点微指令可以同时配发）；整型/浮点指令调度器从48/60个增加至84/96个；L/S队列、以及打回队列都有着50%左右的长度增长。
按照理想情况，这些数值提升搭配更加准确的分支预测能让核心能以最快次序实现更高的吞吐量，并把这种高效率的持续时间维系得更久。
有了微指令缓存，AMD Zen应该说补上了一块核心短板，若没有这一步，挑战Intel可谓无从谈起。
再度重塑自信：缓存层级重构
Zen的缓存层级结构相比推土机，用脱胎换骨四个字来形容不过分。虽然AMD对于缓存延时以及带宽等数据避而不谈，但目前确信能够带来正面效果的改变的确存在。
首先是Zen给其内的每一个核心的32KB一级数据缓存从推土机的穿透式改成了回写式，不再把核心缓存的数据更新与CPU和内存的总线周期绑在一起，这样做可以维持住一级缓存爆发式写入的性能，而不用等速度更慢的内存在同一个总线周期内同步完缓存的数据。
而且根据Load操作比Store要频繁的统计，Zen的一级缓存把L/S单元非对称化，给了更多的Load通道。
回到总体上看，AMD把原来推土机的架构给全拆了，造了个新的CCX——一种把四个CPU核心、以及它们的一二级缓存都挂在三级缓存上的结构。
其中这块8MB大的三级缓存并不像我们常见的CPU下级缓存那样，根据CPU核心所需要的预取/请求指令收集数据。
